Espace Membre
Dernière mise à jour le 21 juillet

NOUVEAU PRODUIT

INTERVIEW EXCLUSIVE

Christian Estrosi, ministre délégué à l'Industrie : ''Un appel à projets va être lancé cet été en semiconducteurs''

Un plan d'actions portant notamment sur des "programmes de R&D ambitieux" sur les sites de production français de micro- et nanoélectronique va être lancé. La contribution publique "devrait se compter en plusieurs centaines de millions d'euros, dont la majorité sera issue de l’emprunt national", nous a précisé Christian Estrosi.

AGENDA

EMPLOI

ARCHIVES REVUES / PRODUCTION

L'interconnexion par dépôt de lignes conductrices monte en puissance

Dans la continuité du projet Declic, un second projet de recherche européen du programme Pidea sur l'inter connexion des puces nues par dépôt de lignes conductrices devrait démarrer en début d'année prochaine. Ce projet se focalisera sur la mise au point d'un procédé de dépôt par technologie jet d'encre.
Jérémy Vaux, ElectroniqueS, le 13/11/2003 à 0h00

Le montage retourné des puces nues ne devrait plus rester longtemps la seule alternative au traditionnel câblage filaire. C'est en tout cas ce que laisse présager l'avancée des études de Gemplus sur l'interconnexion des puces nues par lignes conductrices déposées entre les plots de la puce et les pastilles de son support (circuit imprimé). Ces études, menées de 2000 à 2002 dans le cadre du projet européen Pidea Declic, devraient d'ailleurs être poursuivies au sein d'un deuxième projet Pidea, baptisé Maje. Ce projet, récemment labellisé (budget total de 5 M euros), devrait démarrer pour une durée de trente mois en début d'année prochaine. Dans le cas des puces à faible nombre d'entrées/sorties, l'interconnexion des puces par lignes conductrices se présenterait avant tout pour Gemplus comme une alternative économique au flip-chip pour réduire l'épaisseur des micromodules des cartes à puces(1) (pas de billage, donc de préparation de la tranche de silicium). Déposées directement sur le filet de colle isolante résultant du collage de la puce sur le circuit imprimé, ces lignes conductrices n'excèdent pas en effet 10 µm d'épaisseur, alors qu'une puce de 50 à 150 µm peut, après câblage filaire, nécessiter une hauteur libre totale de 400 à 450 µm. En outre, les lignes déposées sont flexibles, donc particulièrement adaptées aux supports souples. Et, contrairement aux fils de câblage, elles ne nécessiteraient pas de résine de protection.

Un essaimage de Gemplus dans l'interconnexion par lignes déposées

En complément du projet Maje, le développement de l'interconnexion par lignes conductrices devrait, selon Gemplus, mobiliser encore bien d'autres entreprises de la Région Provence-Alpes-Côte d'Azur (PACA) au sein de la plate-forme CIM PACA, qui devrait être opérationnelle l'année prochaine (voir notre numéro du 16 octobre). En outre, « une société essaimée de Gemplus spécialisée dans l'interconnexion par dépôt de lignes conductrices est en cours de création », confie Jean-Luc Ledys, chargé de projets spéciaux au centre de business development du fabricant de cartes à puce. Cette société, qui réalisera des prestations d'études et de sous-traitance en micropackaging, devrait voir le jour d'ici le début de l'année prochaine en Région PACA.

(1) Pour cette raison, le flip-chip est, selon Gemplus, déjà très utilisé pour les cartes sans contact.
(2) Les modules multipuces de 3D Plus sont constitués d'un empilage de substrats (équipés de leurs composants) enrobé de résine. Après moulage, les “ cubes ” sont sciés de façon à faire apparaître la section des pistes des circuits imprimés. Les pistes d'interconnexion entre les différents niveaux du module formant le “ Bus Metal ” sont actuellement réalisées par dépôt sous vide de la surface dégagée puis gravure laser.