La complexité des circuits rend inévitables les outils de conception au niveau système

La septième édition de la manifestation Date, consacrée à la conception électronique et à la propriété intellectuelle (IP), vient de se terminer sur une excellente note, tant du point de vue de l'affluence aux conférences et à l'exposition (voir encadré) qu'en matière de nouveautés et de produits présentés. En effet, il y en a eu pour tous les goûts et pour chaque étape du flot de conception. Depuis la gestion du cycle de vie de produits électroniques concrétisée par l'arrivée de l'Allemand Zuken, jusqu'alors éditeur d'outils pour la conception de cartes, jusqu'à la validation par Infineon Technologies d'un circuit de test à architecture X en technologie 0,13µm pour sceller son arrivée au sein du consortium X Initiative, en passant par la mise en œuvre des blocs d'IP ­ Beach Solutions a introduit au salon un outil permettant la personnalisation des générateurs utilisés pour le développement d'interfaces et la validation des données des systèmes sur une puce ­, leur réutilisation et la gestion des blocs d'IP propriétaires et issus de sociétés tierces (Design & Reuse, Synchronicity et Mentor Graphics), sans oublier la gestion des données de design avec ClioSoft et autres. Les fournisseurs d'outils pour la CAO RF, ceux concernés par la conception de circuits analogiques et mixtes étaient également présents. Mais les stands des sociétés proposant des solutions logicielles pour la conception au niveau système furent littéralement pris d'assaut. Peut-être en raison de l'intérêt tout particulier que porte le marché européen à ce domaine, mais ce n'est pas qu'une question géographique. Les raisons sont également à rechercher dans la complexité accrue des systèmes sur une puce et dans l'intégration étroite entre matériel et logiciel. Et comme les industriels doivent en permanence réduire les coûts et le fameux time-to-market, prévoir le plus tôt possible dans le flot de conception tous les aspects d'un design ­et éviter ainsi d'éventuels problèmes ultérieurs, nécessitant des itérations supplémentaires onéreuses pour les résoudre­ se révèle primordial. « C'est en fait tout mettre en œuvre pour permettre à nos clients de réduire les risques », affirme John MacDermot, directeur du développement de l'activité chez l'Américain CoWare.

Ce dernier a ainsi profité de Date 2004 pour présenter la version 2004.1 de LisaTek, son outil de conception de processeurs enfouis. LisaTek intègre désormais un compilateur C et un générateur de code RTL. « Après avoir décrit le jeu d'instructions et la microarchitecture d'un processeur, le concepteur peut lancer la génération automatique de l'ISS [Instruction Set Simulator] et des outils associés, tels que l'assembleur, l'éditeur de liens, le débogueur et le compilateur C », explique M. MacDermot (CoWare). Mais l'Américain n'est pas le seul acteur dans le domaine de la conception au niveau système, et à être très satisfait du salon. « Pour notre première participation, nous avons pu rencontrer pas mal d'utilisateurs très intéressés par notre logiciel d'exploration architecturale et d'analyse des performances CoFluent Studio [voir notre numéro du 27 novembre 2003] », reconnaît Vincent Perrier, cofondateur et directeur associé de CoFluent Design.

Au-delà de la synthèse et du prototypage de circuits spécifiques, le thème récurrent pour n'importe quel concepteur, quel que soit son domaine d'application, reste évidemment la vérification. Parmi les nouveautés présentées lors de la manifestation, retenons la plate-forme unifiée du spécialiste américain des assertions 0 In, baptisée Archer. Il s'agit de l'intégration des outils de vérification basée sur la couverture, de vérification statique par la méthode des preuves formelles, et de la vérification par les assertions. Il fut également question de banc de test avec nBench de l'Américain Novas Software. Cette nouvelle fonction, intégrée dans les logiciels Verdi et Debussy, permet de visualiser, analyser et modifier d'une manière graphique les résultats de tests. « Comme, par exemple, naviguer dans le code source des programmes de test, et annoter les informations sur les événements de la structure de test », souligne Dave Kelf, vice-président du marketing chez Novas Software. N'oublions pas non plus les aspects design-for-test (“ conception pour le test ” en français) avec la présence de la jeune pousse française GeTeDes Technologies, la génération de patterns algorithmiques combinée avec un analyseur de logique en temps réel sur le stand d'Innova Scan, l'instrumentation de FPGA avec des outils d'analyse sous forme de blocs d'IP du Français Temento, ou la conception de cartes avec le vérificateur de règles de dessin hiérarchique HiPer Verify que Tanner EDA (distribué par EDA Solution) a introduit pour son logiciel de placement-routage L-Edit.