Les boîtiers-puces sans substrat se dotent de bossages en silicone !

Compacts, performants d'un point de vue électrique et thermique, les boîtiers-puces sans substrat (WLP, pour wafer level packaging) sont également les seuls boîtiers permettant de bénéficier des économies d'échelle liées à la miniaturisation des puces et au passage des tranches de 200 mm à 300 mm de diamètre. En effet, plus le nombre de puces par tranche est élevé⁽¹⁾, plus le coût par puce du packaging au niveau de la tranche est faible. En revanche, quel que soit le nombre de puces par tranche de silicium, le coût de l'encapsulation unitaire des puces en boîtier reste sensiblement le même. En passant d'un procédé d'encapsulation et de test individuel des puces en boîtier TSOP à un procédé collectif de packaging et de test des puces sur tranches de 300 mm, il serait ainsi possible, selon Infineon, de réduire de moitié le coût des opérations back-end pour des puces mémoires. Autant dire que le passage aux tranches de 300 mm devrait contribuer au développement du packaging sur tranches…

Premier objectif d'Infineon : améliorer la fiabilité de l'assemblage des boîtiers-puces sur circuits imprimés, principal point faible de ces boîtiers dans le cas des puces de grande taille telles que les Dram. Plus les puces sont grandes, en effet, plus les contraintes résultant de l'écart des coefficients de dilatation de la puce et du substrat sont importantes, et plus les risques de fissuration des bossages sont élevés. Impossible, donc, de monter sur circuits imprimés des grandes puces, même dotées d'une faible densité d'interconnexion (60 entrées/sorties maximum avec typiquement un pas supérieur ou égal à 0,65 mm pour les Dram), sans recourir à l'utilisation de résines d'enrobage des bossages⁽²⁾ (technologie under-fill), pénalisant la productivité.

La solution retenue et brevetée par Infineon⁽³⁾ consiste ainsi à remplacer les classiques bossages en soudure (billes de 300 µm de diamètre) par des bossages souples en silicone de 170 µm de hauteur seulement, capables d'absorber à eux seuls les contraintes liées à la dilatation des matériaux. Ces bossages sont réalisés par sérigraphie en une seule étape sur toute la surface de la tranche, puis des pistes conductrices de redistribution des plots d'interconnexion de la puce vers ces bossages sont réalisées par métallisation sous vide (dépôts successifs de cuivre, de nickel, et d'or) et photolithogravure. Sur les bossages, ces pistes forment des spirales jusqu'au plot d'interconnexion situé à leur sommet, ces spirales présentant, selon Infineon, une très faible inductance jusqu'à 1 GHz. Enfin, les puces sont testées au niveau de la tranche, laquelle tranche est ensuite découpée pour séparer les différents composants. On notera que toutes ces opérations sont réalisées à une température inférieure à 180°C, donc sans risque de dégradation thermique des puces.

Avant même la découpe de la tranche, l'étape de test des puces bénéficie déjà de la résilience des bossages en silicone. Plus besoin, en effet, d'équipements de test spécifiques : une carte plane de circuits imprimés en finition nickel-or suffit à tester la tranche. L'élasticité en z des bossages assure un contact aisé de tous les bossages avec la carte de test en appliquant sur la puce une force de moins de 2 grammes par bossage. En outre, la bonne conductivité électrique du contact or-or des bossages avec les pastilles de la carte de test permettrait de réaliser des tests fiables jusqu'à 10 GHz.

Le montage sur carte de ces boîtiers-puces dotés de bossages en silicone s'effectue, quant à lui, sur une ligne d'assemblage tout à fait standard, sans étape d'underfilling. Les tests réalisés par Infineon montrent qu'aucune dégradation thermique des bossages en silicone n'intervient au-dessous d'une température de 300°C. De même, les tests réalisés sur des modules assemblés ­cyclage thermique ­40°C à +125°C (1 000 cycles), stockage en chaleur humide (500 heures à 85°C et 85 % d'humidité relative), stockage à haute température (500 heures à 125°C), etc.­ ont tous été passés avec succès. D'après la loi de Weibull, ces assemblages pourraient même supporter jusqu'à 6500 cycles thermiques de ­40°C à +125°C, indique Infineon. Bref, l'ensemble des tests réalisés en interne par le fabricant de semiconducteurs lui permettrait de conclure à une fiabilité de ses boîtiers-puces équivalente, voire supérieure, à celle de BGA standards.

Selon Infineon, ses boîtiers-puces dotés de substrats en silicone devraient être disponibles à partir du premier trimestre 2005 pour des évaluations externes. Le fabricant de semiconducteurs envisage de céder par la suite des licences d'exploitation de sa technologie.

(1) A taille de puce équivalente, une tranche de 300 mm intègre plus de deux fois plus de puces qu'une tranche de 200 mm.
(2) La résine d'enrobage répartit les contraintes de dilatation sur toute la surface de la puce. Sans résine, les forces de dilatation sont encaissées par les bossages, qui peuvent alors se fissurer.
(3) Baptisée Elastec ­pour “ Elastic bump on silicon technology ”­, cette technologie a fait l'objet d'une présentation à l'occasion de la dernière édition du salon européen des équipements et des matériaux pour l'industrie des semiconducteurs, Semicon Europa, qui s'est tenu à Munich du 20 au 22 avril dernier (voir notre numéro du 29 avril).