Electronique - Les réseaux structurés

[ DOSSIER ]
Les réseaux structurés
Le développement rapide et fiable d'un Asic complexe dont le volume de production est trop faible pour amortir le budget d'une solution précaractérisée et trop élevé pour supporter le coût à l'unité d'un FPGA : voilà le défi que les réseaux structurés relèvent depuis quelques années. Dans les technologies nanométriques, l'enjeu est de taille comme l'illustre la variété des propositions.

Hélène Trézéguet , Electronique Mensuel, le 18/05/2006 à 07h00

écrire à l'auteur de l'article		imprimer l'article

envoyer par mail		télécharger le PDF de l'article

	Sommaire du dossier
	Les réseaux structurés
	S'efforcer d'obtenir un silicium bon du premier coup

Ils sont nés en 2002 et n'ont pas tout de suite été baptisés réseaux structurés (structured Asic). A l'origine, différentes initiatives émanant de fournisseurs d'Asic ou de FPGA, voire de start-up, ont été proposées aux concepteurs. Il s'agissait de solutions plus rapides, plus fiables et moins onéreuses que l'option circuit précaractérisé pour réaliser un Asic ou pour convertir un FPGA de forte complexité en un Asic. Ces diverses initiatives ont ensuite été regroupées sous le nom de réseaux structurés ou parfois de plate-forme Asic.

Le concept est exactement le même que celui des anciens prédiffusés, mais réactualisé avec des architectures, des méthodologies de conception et des performances qui tirent directement parti des technologies et des outils de développement actuels. L'utilisateur réalise donc son circuit sur une matrice contenant déjà des portes prédiffusées, mais aussi des fonctions embarquées, qu'il personnalise via les derniers niveaux de métallisation. De plus, il bénéficie aujourd'hui de tous les avantages des blocs de propriété intellectuelle (IP), des technologies très fines et des outils de CAO plus performants pour gérer les complexités croissantes des circuits.

Doter ces prédiffusés « nouvelle vague » d'un nouveau nom pourrait apparaître comme un pur effet marketing. Il n'en est rien ! Il s'agit d'une réelle évolution technique qui justifie la création d'une classe de produits ( Electronique n° 144, page 38).

Un Asic au goût de FPGA
Parmi les avantages des réseaux structurés, les plus marquants sont : le développement d'un Asic en quelques semaines ; des coûts non récurrents (NRE) et de masques faibles du fait de la programmation par les derniers niveaux de métallisation ; une facilité de conception de circuits complexes grâce aux cellules prédéfinies, aux blocs IP embarqués et au préroutage ; des performances en fréquence, taille et consommation qui sont supérieures à celles des FPGA. Avant l'avènement des réseaux structurés, les fabricants de systèmes électroniques avaient plus de difficultés à trouver une solution satisfaisante pour concevoir leurs circuits en technologie nanométrique. En effet, plus les procédés technologiques migrent vers des géométries submicroniques, plus le coût de fabrication d'un Asic de type précaractérisé atteint des valeurs astronomiques. En Cmos 90 nm, la somme s'élève à 1,5 million de dollars pour une vingtaine de masques, 0,6 million pour une réalisation en 0,13 µm. Ces coûts de fabrication, ajoutés aux temps de développement grandement rallongés, représentent pour de nombreuses firmes un risque beaucoup trop grand : le volume de production alors nécessaire pour un retour sur investissement acceptable (> 500 000 pièces) s'avère inaccessible.

En face, se trouvent les réseaux logiques programmables avec les CPLD et surtout les FPGA. Ces derniers ne cessent de s'améliorer, tant au niveau performances que complexité, tout en gardant leurs avantages intrinsèques : NRE nul à faible, coût de développement minime et surtout temps de mise sur le marché très court. Autant d'arguments positifs qui sont assombris par un prix élevé à l'unité pour les matrices de forte complexité.

Ainsi, toute une gamme de projets destinés à des volumes moyens à forts (entre 1 000 et 500 000 pièces) ne trouvaient pas leur bonheur entre Asic et FPGA. Ce constat a mené aux prédiffusés modernes, soit les réseaux structurés. Leur rôle est précis et n'empiète ni sur celui des Asic, ni sur celui des FPGA (tableau).

Un concept, plusieurs interprétations
Initialisés par la société Lightspeed Semiconductor, ces produits, qui ont connu plusieurs appellations comme Asic modulaire, réseau modulaire, Asic structuré puis réseau structuré, ont commencé à réellement faire parler d'eux quand de grandes firmes d'Asic tels AMIS, Fujitsu, LSI Logic et Nec ont présenté des solutions relevant du même concept. En parallèle, des sociétés comme Altera, fournisseur de FPGA, eAsic, spécialiste de la programmation par faisceau d'électrons et ViAsic ont annoncé des méthodologies différentes pour réaliser un réseau structuré. Notons que eAsic et ViAsic ont mis au point une technique de personnalisation du circuit avec un seul masque. Enfin, ViAsic se distingue de ses concurrents en ne proposant pas un portfolio de matrices prédiffusées mais une architecture propriétaire de portes logiques et de points mémoire. Ainsi l'utilisateur choisit la surface exacte dont il a besoin. « La puce peut être fabriquée à l'avance jusqu'au masque de programmation. Ensuite, en moins de deux semaines, le circuit est terminé », explique Max Lloyd, CEO de ViAsic.

Aujourd'hui, les réseaux structurés sont répartis sur trois types d'offre, souvent liés au métier d'origine de la société initiatrice. Le premier s'inspire plus des circuits précaractérisés avec une profusion de blocs IP embarqués sur les plates-formes prédiffusées, des IP façonnés pour des applications spécifiques. C'est le cas chez Faraday Technology par exemple. Le second groupe cible le marché des FPGA avec le transfert rapide et fiable d'un FPGA complexe avec toute sa panoplie de blocs IP, ou d'un prototype FPGA vers un Asic de type réseau structuré. L'exemple par excellence est la famille HardCopy d'Altera. La troisième voie est plus généraliste offrant des matrices de portes et de points mémoire qui ne visent pas de marchés spécifiques. C'est l'objectif de AMIS, eAsic, ChipX (ex Chip Express), Fujitsu, Nec, ViAsic. Un point commun entre la première et la troisième catégorie est l'accès à l'intégration de blocs analogiques.

Quel que soit le style de proposition, l'idée de départ est de diminuer les coûts de conception en limitant le nombre de masques à fabriquer. Mais l'objectif est aussi de réduire le temps et le coût global de la conception. Denis Berlan, COO et vice-président exécutif chez Altera, affirme que « ce qui va différencier les diverses approches sont les coûts de développement et de vérification, donc le flot de conception ». Certains, comme Altera, vont avoir une méthodologie totalement identique à celle de la conception d'un FPGA. En fait, l'utilisateur développe et vérifie son prototype FPGA et le transfert sur l'Asic est réalisé en parallèle de manière entièrement transparente. « Le flot de conception est calé sur les outils de CAO FPGA et, de plus, une vérification matérielle et système est possible », ajoute Denis Berlan. D'autres, comme les fournisseurs d'Asic (Nec, Fujitsu, Faraday Technology) proposent une méthodologie de conception très proche de celle d'un circuit précaractérisé. Enfin, AMIS s'est spécialisé depuis 1996 dans la traduction de code RTL issu de FPGA ou d'Asic vers un réseau structuré.

Un marché petit mais costaud
Le marché des réseaux structurés manque encore de maturité. Au début, il y a eu l'engouement de la nouveauté puis viennent les remous de la jeunesse. Il y a d'abord eu l'initiateur Lightspeed qui, en 2004, a décidé de se consacrer uniquement au développement et à la fourniture de blocs IP pour les réseaux structurés. Mars 2006 fut le mois des coups de théâtre avec, en premier lieu, LSI Logic annonçant l'arrêt de l'aventure RapidChip, sa famille de réseaux structurés. La raison officielle est une réorientation de son activité vers les marchés du grand public et du stockage. La raison officieuse : RapidChip ne rapportait pas assez. Quinze jours plus tard, le fournisseur de logiciels de CAO, Synplicity, décidait d'interrompre le support des outils de synthèse pour ce domaine, préférant axer son expertise sur l'implantation de FPGA, la synthèse ESL (electronic system level) pour DSP et la vérification d'Asic classiques.

Deux événements qui ont certes secoué le domaine. Les sociétés d'études ont analysé la situation et concluent fermement que les réseaux structurés ont un avenir. Le concept de ces produits, avec ses avantages en temps et en coût, intéresse forcément toute une catégorie de concepteurs. Par contre, ce marché restera une niche. En effet, il existe encore nombre de fabricants de systèmes électroniques qui sont plus intéressés par les performances et la plus petite taille possible de puce que par le montant des coûts NRE. Les circuits précaractérisés, même dans des technologies aux géométries plus grandes, ont toujours du succès. Cependant il existe, bel et bien, un fossé entre ces précaractérisés et les FPGA, et les réseaux structurés vont le combler. La société Gartner Dataquest constatait qu'entre 2004 et 2005 le revenu généré par ces circuits est passé de 100 à 239 millions de dollars. Il devrait atteindre 1,5 milliard de dollars en 2008. Ceci correspond à 1 % du revenu total des Asic en 2005 et 5 % en 2008 (si le total atteint les 27 milliards prévus).

Plusieurs acteurs du domaine des réseaux structurés (Altera, AMI Semiconductor, Faraday Technology par exemple) ont réaffirmé leurs investissements sur ce créneau. Pour Altera, les circuits basés sur HardCopy ont rapporté 50 millions de dollars en 2005, soit 4 % du revenu total de la société (les 15 % sont attendus dans quelques années).