Electronique - En combinant NOR et NAND, Spansion veut réduire de 30% la facture mémoire des mobiles




Saisissez votre email pour vous abonner ou gérer votre abonnement :




Au sommaire de ce
numéro...


Découvrez le journal  
Contactez la rédaction
Abonnez-vous


tendance

Les microcontrôleurs 32 bits sont sous le charme des cœurs Arm


guide d'achat

Les multimètres de table

Les mémoires flash

Forum de l’électronique/RF&Hyper du 30 septembre au 2 octobre à Paris-Nord Villepinte

Salon de la filière électronique et salon des radiofréquences, des hyperfréquences, du sans-fil, de la fibre optique et de leurs applications.

> tout l'agenda
Abréviations, expression inédite, évolution du vocabulaire, le lexique d'Electronique International vous explique l'électronique et son environnement !

> tout le lexique






En combinant NOR et NAND, Spansion veut réduire de 30% la facture mémoire des mobiles Françoise Grosvalet
[ CIRCUITS NUMÉRIQUES ]
En combinant NOR et NAND, Spansion veut réduire de 30% la facture mémoire des mobiles
Désormais troisième fournisseur de mémoires flash tous modèles confondus, Spansion, qui règne en maître sur le marché des flash NOR, a mis a...

Françoise Grosvalet , Electronique International, le 04/04/2007 à 16h26

écrire à l'auteur de l'article imprimer l'article
envoyer par mail

Désormais troisième fournisseur de mémoires flash tous modèles confondus, Spansion, qui règne en maître sur le marché des flash NOR, a mis au point une nouveau type de flash associant sur une puce les avantages de rapidité en lecture des NOR à deux bits par cellule et de rapidité en écriture des NAND. Cette flash, appelée MirrorBit Eclipse, s'adresse en priorité au marché des radiotéléphones milieu de gamme. Qualifiée d'évolution révolutionnaire par Patrick Le Bihan responsable du marketing pour l'Europe de Spansion, elle pourra être utilisée aussi bien pour le stockage du code que pour celui des données, la répartition entre les deux zones étant au choix de l'utilisateur. Cette mémoire pourra ainsi remplacer la SDram utilisée pour dupliquer le code dans les architectures à base de flash NAND ou alors l'association NOR/NAND dans d'autres. Dans tous les cas cela devrait se traduire par une réduction de 30% du coût du sous-système mémoire et une baisse de la consommation, les deux associées à un démarrage et des téléchargements plus rapides. Les premiers modèles seront échantillonnés au troisième trimestre en version 512Mbits, 1Gbit ou 2Gbits. Ils seront fabriqués en technologie Cmos 65nm sur tranches de 200mm de diamètre. Une deuxième génération, prévue pour la mi-2008, sera produite en technologie Cmos 45nm en version 2bits/cellule et 4bits/cellule. Une troisième, fin 2008, mélangera les deux architectures sur une même puce dont la capacité pourra ainsi passer de 2Gbits à 4Gbits (à l'image de ce que vient d'annoncer Samsung avec ses mémoires hybrides de troisième génération - voir http://www.electronique.biz/article/345173.html ).




Nous contacter

Charte de confiance

Voir notice légale
Tous droits réservés © 1999-2008 Groupe Tests - 01net.