Electronique - Les mémoires flash

[ DOSSIER ]
Les mémoires flash
Afin de répondre à la prise d'embonpoint affectant les programmes et à la forte demande en matière de stockage de données, les mémoires flash se font toujours plus denses. Et ce grâce à l'usage de procédés de gravure à l'état de l'art et à l'apport des techniques impliquant la mémorisation de 2 bits par cellule.

Philippe Corvisier , Electronique Mensuel, le 10/07/2007 à 11h00

écrire à l'auteur de l'article		imprimer l'article

envoyer par mail		télécharger le PDF de l'article

	Sommaire du dossier
	Les mémoires flash
	Penser coût système

Dans le microcosme des mémoires non volatiles, la flash s'est au fil des ans imposée, et son histoire est jalonnée d'évolutions techniques et technologiques ayant permis de gommer ses défauts de jeunesse. Afin de répondre aux besoins croissants en matière de sauvegarde de données, notamment manifestés par les produits nomades, sa capacité s'est également envolée. Et ce grâce à des procédés de gravure à l'état de l'art, mais aussi avec l'éclosion des principes de stockage à deux bits par cellule.

En décembre 2004, lors de la rédaction de notre précédent dossier sur le même sujet, nous évoquions la mise sur le marché des premières flash 2 Gbits. A l'heure où nous écrivons ces lignes, les flash monolithiques les plus denses sont des modèles 16 Gbits de type Nand à cellules multiniveaux (MLC, multilevel cell). La production de masse est effective chez Samsung en Cmos 50 nm. Elle devrait l'être sous peu (en Cmos 56 nm) chez Toshiba, allié à SanDisk en la circonstance. De leur côté, Intel et Micron ont également échantillonné des Nand de même taille, fabriquées selon un procédé Cmos 50 nm sur tranches de 300 mm par IM Flash Technologies, leur société commune.

Du côté des flash Nor, atteindre de telles capacités relève encore de l'utopie. Cependant, chez Intel, STMicroelectronics et Spansion, des mémoires 1 Gbit, en technologies MLC pour les deux premiers, MirrorBit pour le dernier, sont en production ou en échantillonnage avancé.

Si depuis l'aube des temps, les Nor ont constitué l'essentiel de la demande, la situation présente est bien différente. En termes de volumes, sous l'impulsion notamment des cartes amovibles, des baladeurs MP3 et des clés USB, la balance penche aujourd'hui nettement en faveur des Nand. Ces dernières ont aussi fait une incursion remarquée dans les radiotéléphones, jusque-là chasse gardée des Nor. Les facilités offertes et l'éventail des services mis à disposition par les smartphones, en sont l'explication.

Des marchés lucratifs en apparence, fortement concurrentiels dans la réalité, où les plus grands pourvoyeurs de Nand ont pour noms Samsung (46 % de parts de marché en 2006 selon iSuppli) et, à un degré moindre, Toshiba et Hynix.

Le paysage des Nor a quant à lui récemment subi un changement historique. Intel, jusque-là immuable numéro un du secteur, ayant été découronné par Spansion. Cette société, qui rappelons-le est née de la fusion des activités mémoires flash d'AMD et de Fujitsu, s'est en effet vue octroyer par iSuppli quelque 30 % des parts du marché des Nor en 2006. STMicroelectronics complétant le podium. Mais le regroupement annoncé des activités flash (Nor et Nand) de cette dernière société avec les seules Nor d'Intel annonce la venue d'un futur Goliath.

Pour les flash, la course aux lithographies devrait durer quelques belles années encore. Mais à terme, elle butera sur une barrière technologique, que certains situent après le noeud 32 nm, liée au problème des charges stockées dans la grille flottante du transistor.

Qu'à cela ne tienne, les laboratoires planchent sur un futur candidat à la succession. Parmi les plus sérieux postulants figure la mémoire à changement de phase, dite PCM (phase change memory) ou PRam (phase change Ram). Qualifiée de mémoire universelle, la PCM combine en effet les meilleurs atouts des flash et des Dram, à savoir : la non-volatilité, l'endurance, la modification au niveau du bit, les temps d'accès et d'écriture rapides. Par ailleurs, une gravure à 20 nm et en deçà est envisageable, ce qui lui ouvrira les portes de la haute densité.

De fait, toutes les grosses cylindrées, ne souhaitant pas prendre le train en marche, investissent dans le domaine.

Ainsi IBM, en partenariat avec Qimonda (une firme issue de la filialisation de l'activité Dram d'Infineon) et Macronix, a présenté en décembre 2006 un prototype de mémoire PCM ultrarapide. De son côté, Intel a formé une alliance avec STMicroelectronics et a acquis une licence auprès du pionnier Ovonyx. L'américain échantillonne actuellement, auprès de clients privilégiés, ses premières PCM 128 Mbits en Cmos 90 nm et envisage la production de masse à l'horizon 2010. Samsung, qui a également annoncé ses premiers échantillons, et Hitachi/ Renesas Technology sont également sur les rangs.

La téléphonie cellulaire comme vecteur d'innovation
Ce qui fondamentalement différencie Nor et Nand est l'organisation de leurs matrices. Les points mémoire d'une Nor sont connectés en parallèle avec les lignes de bits, alors qu'ils le sont en série pour une Nand. Ce dernier agencement fait que les points de contact sont moindres pour une Nand, ce qui se traduit logiquement par une densité d'intégration supérieure, mais aussi par une vitesse d'accès limitée (figure).

Introduite en 1988 par Intel sous le vocable Nor Etox (Eprom tunnel oxide), l'ancêtre des Nor était destinée à se substituer aux Eprom, dont elle a hérité du brochage et du mode d'adressage linéaire.

La Nor autorise un accès aléatoire rapide à tout emplacement du réseau mémoire. De ce fait, elle est tout indiquée pour exécuter directement la suite d'instructions d'un programme. Cette particularité, communément baptisée XIP (eXecute in place), fait que la quasi-totalité des systèmes d'exploitation des appareils électroniques grand public résident dans une mémoire de type Nor.

Reconnaissons cependant que les temps de lecture n'ont pas suivi, loin s'en faut, les vitesses des processeurs. Avec le goulet d'étranglement qui en résultait, il fallait souvent délaisser la fonction XIP au profit du shadowing. Cette procédure, bien connue dans l'univers du PC, consistant à dupliquer le programme contenu dans la flash dans une mémoire vive rapide d'où il était exécuté. Les performances ont été grandement améliorées avec les flash travaillant en mode asynchrone paginé, et plus encore avec les flash synchrones en mode rafale (burst).

La flash Nor est programmable octet par octet, ou mot par mot, tandis qu'elle est effaçable par unités de base, appelées blocs ou secteurs. Le point mémoire est programmé par injection d'électrons chauds, un mécanisme gourmand en énergie, et effacé par effet tunnel (Fowler-Nordheim).

La segmentation de la mémoire en différents secteurs est effectuée de façon uniforme ou non. Un programme d'amorçage (boot) déroulé à la mise sous tension ou lors d'une réinitialisation du système réside dans un bloc protégé contre l'écriture/effacement accidentel, situé en haut (top) ou en bas (bottom) de l'espace d'adressage.

Les griefs formulés à l'encontre des Nor concernent en réalité essentiellement la lenteur des temps de programmation et d'effacement. Avec la montée en puissance de la téléphonie mobile, les Nor ont dû également répondre à de nouveaux défis. Leur tension d'alimentation a ainsi été abaissée à 1,8 V, tandis que la lecture et l'écriture/effacement simultanés des données ont été rendus possibles.

Un segment de marché qui s'est révélé être un vecteur d'innovation important pour les flash. Le coût matière du sous-système mémoire, entrant pour une bonne part dans le prix d'un mobile, a justifié les développements engagés pour réduire la facture. Ainsi, sont dernièrement apparues des Nor dotées d'adresses et de données multiplexées. Le but avoué est ici de réduire le nombre de broches des boîtiers qui, du fait de l'interface parallèle des Nor, sont traditionnellement encombrants et onéreux.

Tous aléas qui ne sont plus d'actualité avec les Nor à interface série compatible SPI. Un domaine en plein essor, dans lequel Atmel fut un précurseur avec l'introduction il y a dix ans de sa famille DataFlash.

La Nand et son coût par bit avantageux
Mise au point par Toshiba en 1989, la flash Nand implique un coût par bit particulièrement attractif. Les Nand sont des circuits convenant au stockage de données mais, du fait de leur organisation, inadaptés à la fonction XIP. Une lecture en mode aléatoire s'effectue en effet en quelques dizaines de microsecondes, là où les meilleures Nor affichent moins de 50 ns.

Dans une Nand, les opérations de lecture et d'écriture s'effectuent sur la base de transferts de pages dont la taille oscille entre 512 octets et 4 Ko. Auxquels s'ajoutent les bits utilisés pour la détection et la correction des erreurs. Une fois la page chargée dans les registres, l'accès séquentiel aux données s'effectue en 25 à 50 ns.

La tendance est à l'augmentation de la taille des pages afin de bénéficier d'un débit amélioré. Par exemple, en ce qui concerne les derniers modèles 16 Gbits MLC de Samsung et Toshiba évoqués dans l'introduction, les données sont traitées non plus par pages de 2 Ko, mais par pages de 4 Ko. En pratique, à l'inverse d'une Nor classique affublée d'un bus d'adresses et de données dédié, on accède à la Nand via un bus d'E/S multiplexées dont la largeur est de 8 ou 16 bits.

Faire tourner un programme stocké dans une Nand « pure » impose de recourir au shadowing. A l'amorçage du système, cette méthode doit être initiée d'une façon ou d'une autre. Ce qui peut se faire par le biais d'un secteur de boot interne, par l'intermédiaire d'une Rom ou d'une flash Nor externes, ou d'une machine d'état.

La Nand est nettement plus avantageuse que la Nor en termes de vitesses d'écriture et d'effacement (typiquement 2 ms par bloc). De nombreuses cellules sont simultanément programmables, ce qui se traduit par un temps de programmation par octet très court. Le tout avec une consommation qui reste modeste.

Avec les débits en lecture et en écriture aujourd'hui atteints, la consommation modérée et l'absence de contraintes mécaniques, les Nand sont une alternative crédible aux disques durs magnétiques. La pierre d'achoppement demeure le prix du gigaoctet, nettement plus bas pour les derniers cités.

Jusqu'à quatre bits par cellule !
Afin d'augmenter la complexité des flash, à règles de dessin données, sans générer des puces de tailles prohibitives, l'astuce a consisté à stocker 2 bits par cellule mémoire. Un tel artifice est dorénavant maîtrisé et exploité par plusieurs protagonistes.

Intel fut l'un des principaux instigateurs de la technique dite à multiniveau ou MLC (multilevel cell). Sa mise en oeuvre s'est concrétisée avec la famille StrataFlash, il y a de cela une dizaine d'années. Le principe MLC est en théorie fort simple. Il consiste à utiliser non plus deux niveaux de tension (ou plus exactement deux plages de tension), représentatifs des états logiques « 0 » et « 1 » , mais quatre. Ces derniers correspondent à autant d'états logiques (00, 01, 10, 11). Il est alors possible de virtuellement doubler la capacité mémoire sans augmenter la taille de la puce. En réalité, vis-à-vis d'une mémoire traditionnelle désormais baptisée SLC (single-level cell), une circuiterie de détection et de décodage additionnelle est requise.

S'il peut sembler judicieux d'aller encore plus loin dans cette voie, en stockant par exemple quatre bits par cellule, les difficultés semblent difficilement surmontables. En effet, avec 16 seuils de tension, le faible écart entre deux niveaux consécutifs est si faible qu'il rend bien délicate la discrimination des états. Initialement, la technique MLC a concerné uniquement les flash Nor, et le gain en densité ainsi obtenu leur a permis de combler leur retard vis-à-vis des Nand. Depuis, tant Samsung que Toshiba ont suivi le mouvement et proposent désormais des Nand multiniveaux.

L'approche MirrorBit retenue par Spansion est quant à elle radicalement différente. Elle tire son origine du procédé Nrom (Nitrided read only memory) de l'israélien Saifun Semiconductors. Le traditionnel transistor à grille flottante, dans laquelle est entreposée l'information, n'est ici plus de mise. Une couche de diélectrique est partagée en deux zones physiques distinctes aux extrémités desquelles sont piégées les deux charges. Vue en coupe, la cellule MirrorBit apparaît symétrique avec ses deux charges de chaque côté, d'où le nom donné à la technologie.

A l'inverse de MLC, la technique MirrorBit ne repose pas sur le fractionnement des charges et, de ce fait, va dans le sens d'une plus grande intégrité des données. Fonctionnellement, une cellule mémoire MirrorBit se comporte comme si elle était formée de deux cellules mémoire indépendantes.

Enfin, l'an dernier, avec les MirrorBit Quad, Spansion a entériné le mariage des principes MLC et MirrorBit, afin d'obtenir l'équivalent de quatre bits par cellule. Selon la société, par rapport à une Nand multiniveau à grille flottante, il en résulterait une taille de cellule réduite de quelque 30 %, pour une géométrie donnée.

Grâce à un coût par bit moindre, les flash de types MLC ou MirrorBit se sont imposées. Cependant, leur venue n'a pas, loin s'en faut, éradiqué les flash traditionnelles du paysage des mémoires non volatiles.

Ainsi chez Spansion, si les MirrorBit représentent environ 60 % des ventes de la société, les mémoires de faible et moyenne capacité sont encore fabriquées selon une technologie classique à grille flottante à 1 bit par cellule. La raison en est le coût induit par la logique périphérique des MirrorBit, qui les rendent économiquement peu intéressantes à faible densité.

Bénéficier du meilleur des mondes
Si les différentes technologies en présence ont chacune leurs atouts, une voie explorée par certains consiste à unifier les architectures afin de profiter du meilleur des mondes. A savoir : le temps d'accès de la Nor, la vitesse d'écriture et la forte densité des Nand.

Tel est ainsi le cas des OneNand de Samsung. Bâties autour d'un coeur Nand, elles intègrent en sus une logique d'interface afin de les rendre compatibles avec les Nor. Grâce à l'ajout de buffers Sram, le débit en lecture est de 108 Mo/s, soit près de quatre fois plus qu'une Nand classique, pour quelque 9,3 Mo/s en écriture.

Pour leur part, les OrNand de Spansion poursuivent le même objectif que les OneNand. A la différence qu'il s'agit là de mémoires de type Nor MirrorBit à 2 bits par cellule, vues de l'extérieur comme une Nand. Ce qui leur permet de viser les applications de stockage de données, domaine de prédilection des Nand, en mettant dans la corbeille la fiabilité reconnue des

Les progrès réalisés dans le domaine de l'encapsulation font qu'il est concevable d'empiler de multiples puces dans un boîtier BGA. Et ce afin de bénéficier d'un facteur de forme réduit, particulièrement attractif lorsque la place est comptée. Un boîtier multipuce (MCP, multichip package) embarquera des flash de même nature pour une capacité accrue, de la Nand et de la Nor, ou combinera flash et Ram (Sram, SDram, PSram, CellularRam...). Tous les agencements sont en réalité envisageables, si la demande est là.

Enfin, l'association de la mémoire avec un processeur bande de base ou applicatif peut être obtenue en empilant non plus les puces, mais les boîtiers (PoP, package-on-package).