Electronique - Création d’un consortium international dédié à la technologie Thru-Silicon-Via




Saisissez votre email pour vous abonner ou gérer votre abonnement :




Au sommaire de ce
numéro...


Découvrez le journal  
Contactez la rédaction
Abonnez-vous


tendance

Les microcontrôleurs 32 bits sont sous le charme des cœurs Arm


guide d'achat

Les multimètres de table

Les mémoires flash

Forum de l’électronique/RF&Hyper du 30 septembre au 2 octobre à Paris-Nord Villepinte

Salon de la filière électronique et salon des radiofréquences, des hyperfréquences, du sans-fil, de la fibre optique et de leurs applications.

> tout l'agenda
Abréviations, expression inédite, évolution du vocabulaire, le lexique d'Electronique International vous explique l'électronique et son environnement !

> tout le lexique



Création d’un consortium international dédié à la technologie Thru-Silicon-Via Elisabeth Feder
[ SEMICONDUCTEURS ]
Création d'un consortium international dédié à la technologie Thru-Silicon-Via
Des fabricants d'équipements de production de semiconducteurs, des fournisseurs de matériaux et des chercheurs viennent de créer, à Salzbou...

Elisabeth Feder , Electronique International, le 12/10/2006 à 14h08

écrire à l'auteur de l'article imprimer l'article
envoyer par mail

Des fabricants d'équipements de production de semiconducteurs, des fournisseurs de matériaux et des chercheurs viennent de créer, à Salzbourg (Autriche), un consortium international dédié à la technologie d'interconnexion par microvias dans le silicium. Appelée TSV, pour Thru-Silicon-Via, cette technologie est utilisée dans les concepts d'empilage de puces, et dans la réalisation de Mems et de capteurs. Nommé EMC-3D (pour Semiconductor 3D Equipment and Materials Consortium), le groupement s'est fixé pour objectif d'étudier et de résoudre les problèmes techniques et de coûts qui sont liés à cette technologie. Les travaux porteront sur la réalisation de microvias de 5 à 30µm de diamètre percés, soit par gravure chimique, soit par laser, au travers de tranches de 50µm d'épaisseur et de 300mm de diamètre (avec toutes les étapes de process associées au perçage). Les possibilités d'interconnexion de tranche à tranche, le découpage des puces et le process d'intégration 3D devraient être démontrés. Le but consiste à atteindre un coût de process 3D de 200 dollars par tranche.

Parmi les membres fondateurs figurent, côté équipements, Alcatel, EV Group, Semitool et XsiL. Les instituts de R&D associés sont le Fraunhofer IZM (fiabilité et micro-intégration) de Berlin (Allemagne), le Samsung Advanced Institute of Technology (SAIT) et le Korea Advanced Institute of Science and Technology (KAIST) de Corée. Rohm and Haas, Honeywell, Enthone et Isonics complètent le groupe fondateur pour la partie matériaux.




Nous contacter

Charte de confiance

Voir notice légale
Tous droits réservés © 1999-2008 Groupe Tests - 01net.