ACCUEIL
Un plan d'actions portant notamment sur des "programmes de R&D ambitieux" sur les sites de production français de micro- et nanoélectronique va être lancé. La contribution publique "devrait se compter en plusieurs centaines de millions d'euros, dont la majorité sera issue de l’emprunt national", nous a précisé Christian Estrosi.
L’architecture en châssis CompactPCI se trouve une voie d’avenir
Le comité de standardisation PICMG vient d’approuver la spécification PICMG 2.30, plus connue sous le nom de CompactPCI PlusIO. C’est le premier résultat concret de travaux entamés en mai 2008 par le PICMG pour combler une lacune dont souffre l’actuelle architecture ouverte en châssis 3U ou 6U CompactPCI (PICMG 2.0), vieille déjà de près de quinze ans : son incapacité à supporter sur le fond de panier plusieurs bus série à haut débit comme PCI Express, Ethernet, USB ou SATA/SAS (Serial ATA/Serial Attached SCSI).La spécification CompactPCI PlusIO doit être considérée comme une extension du CompactPCI traditionnel. Elle impose un nouveau connecteur sur l’emplacement J2 de la carte système et précise la répartition des signaux sur les broches associées, une assignation qui, jusqu’ici, était laissée au libre arbitre de l’utilisateur. Le nombre de broches du connecteur UHM de 3M, que le PICMG a retenu pour le CompactPCI PlusIO, est suffisant pour véhiculer quatre liens PCI Express x1, quatre liaisons SATA, quatre bus USB 2.0 et deux signaux Ethernet à 1 Gbit/s. Dans ces conditions, un fond de panier hybride CompactPCI/CompactPCI PlusIO pourra héberger jusqu’à sept cartes périphériques CompactPCI classiques, une carte processeur compatible PICMG 2.30 et jusqu’à quatre cartes périphériques CompactPCI PlusIO.