Teledyne e2v a trouvé un moyen d’augmenter de manière significative (jusqu’à 10dBFS) la marge dynamique SFDR de ses convertisseurs analogique-numérique EV12AQ600/605, lesquels délivrent jusqu’à 6,4Géch/s sur 12 bits en entrelaçant les échantillons des quatre cœurs de conversion A/N à 1,6Géch/s. Cette méthode repose sur l’algorithme de post-traitement ADX4 conçu par SP Devices, une société du groupe Teledyne. L’IP réduit dynamiquement les fréquences parasites résultant des différences de gain, d’offset et de phase entre les quatre coeurs. Une tâche qu’il devient difficile d’effectuer dans le domaine analogique pour des convertisseurs de plus de 10 bits, surtout à des fréquences dépassant le gigahertz. En pratique, le code ADX4 tourne sur le FPGA de post-traitement associé au convertisseur – il peut même être ajouté sur des montages déjà déployés.
Dans la même rubrique
Le 19/04/2024 à 8:59 par Frédéric Rémond
Les Mosfet 650 V de Toshiba gagnent en vélocité, donc en rendement
Toshiba a enrichi son catalogue de transistors Mosfet 650V à canal N avec des modèles encapsulés en boîtier TO-247 et…
Le 17/04/2024 à 9:33 par Frédéric Rémond
Commutateurs automobiles : Melexis mise sur l’induction
Pour insérer un commutateur dans l'automobile, par exemple au niveau des poignées de portières ou de coffre, des ceintures de…
Le 12/04/2024 à 9:58 par Frédéric Rémond
Les amplis op de Rohm battent des records de sobriété
La consommation la plus faible de l'industrie : tel est l'argument principal de Rohm pour vanter les mérites de son…
Le 10/04/2024 à 8:32 par Frédéric Rémond
Un frontal analogique d’une extrême frugalité chez onsemi
onsemi a profité du salon Embedded World qui se déroule actuellement à Nuremberg pour lancer le CEM102, un circuit frontal…