Le taïwanais met à disposition, sous la forme d'une licence gratuite pendant trois mois, son environnement de déeloppement basé sur Eclipse et dédié à la conception de circuits à coeurs RISC-V.

L'américain offre un accès public à son coeur 32 bits RISC-V SweRV et à son outil de simulation, et dévoile une architecture de mémoire cache cohérente pour réseau Ethernet.

Via sa filiale Microsemi, l'américain présente une famille de circuits mêlant logique programmable et coeurs RISC-V.

La communauté Linux entend participer à la promotion de l'architecture Risc ouverte RISC-V.

Ceva lance une plateforme IP Bluetooth/Wi-Fi architecturée autour du coeur Risc 32 bits open source RISC-V.

L'américain lance un écosystème complet d'outils matériels et logiciels facilitant le développement d'applications autour de processeurs exploitant le jeu d'instructions ouvert RISC-V.

Le californien SiFive lance un processeur multicoeur 64 bits à architecture RISC-V capable de tourner sous Linux.

Le tchèque lance un coeur 32 bits à très faible consommation basé sur l'architecture ouverte RISC-V.