Résultats de la recherche

51. ISSCC (2013-02-17): (Events Calendar/ISSCC); ... d’universités que d’industriels et répartis dans une trentaine de domaines allant des processeurs aux imageurs en passant par les mémoires, les contrôleurs de puissance, les radiofréquences ou encore les ...; Créé le 10 janvier 2013
52. ISSCC (2017-02-05): (Events Calendar/ISSCC); ... Francisco. Comme chaque année, elle sera le lieu d’environ 200 présentations émanant tant d’industriels que d’universitaires et réparties dans de nombreux domaines balayant les processeurs, les mémoires, ...; Créé le 24 janvier 2017
53. ISSCC (2018-02-11): (Events Calendar/ISSCC); ... San Francisco. Comme chaque année, elle sera le lieu d’environ 200 présentations émanant tant d’industriels que d’universitaires et réparties dans de nombreux domaines balayant les processeurs, les mémoires, ...; Créé le 11 janvier 2018
54. Séminaire ARM (2018-06-27): (Events Calendar/Séminaire ARM); ... transmission à la fabrication), et la production des circuits, - Faire un point sur les dernières technologies de processeurs ARM, - Connaitre les briques IP disponibles pour améliorer les systèmes ...; Créé le 21 juin 2018
55. ISSCC (2019-02-17): (Events Calendar/ISSCC); ... seront concernées, des processeurs aux mémoires en passant par les capteurs et les composants analogiques et mixtes. http://isscc.org/ San Francisco. http://isscc.org/ ...; Créé le 14 janvier 2019
56. HyperTransport 3.0: (Lexique); HyperTransport définit une liaison parallèle point à point à très haut débit et faible temps de latence entre processeurs et/ou circuits d'entrées/sorties, entre cartes ou entre châssis. La version 3.0 ...; Créé le 8 juin 2009
57. Serial RapidIO: (Lexique); Destinée à l'interconnexion à haut débit entre processeurs ainsi qu'à des applications de fond de panier, la spécification Serial RapidIO définit des liens unidirectionnels sur paire différentielle à des ...; Créé le 9 mai 2007
58. Passage direct de messages: (Lexique); ... entre tâches s’exécutant sur le même processeur, ou sur des processeurs distants, de manière transparente pour l’utilisateur et ce, quels que soient l’emplacement des processeurs et le type de réseau qui ...; Créé le 24 mars 2006
59. GMAC: (Lexique); ... Cette entité, qui représente le nombre de multiplications avec accumulation qui peuvent être lancées par seconde, est utilisée pour caractériser la puissance de calcul des processeurs de signal numéri ...; Créé le 30 novembre -0001
60. Granularité: (Lexique); ... qu’elle s’appuie sur un réseau de processeurs élémentaires fonctionnant en parallèle et exécutant chacun une tâche particulière. ...; Créé le 30 novembre -0001
61. Infiniband: (Lexique); ... d’E/S (SCSI, Fibre Channel, Ethernet, etc.), mémoire principale et processeurs. Son concept est également applicable aux liaisons externes entre serveurs, systèmes de stockage et équipements réseaux ...; Créé le 30 novembre -0001
62. MD5: (Lexique); C’est un algorithme de hachage adapté aux processeurs 32 bits. Il sert à produire, d’un message donné de longueur variable, un autre message en réduction, une sorte d’empreinte irréversible ...; Créé le 30 novembre -0001
63. Mips Dhrystone: (Lexique); Mesure basée sur une batterie de tests permettant de comparer les performances de différents microprocesseurs dans des conditions identiques. ...; Créé le 30 novembre -0001
64. MMAC: (Lexique); ... plus utilisée pour caractériser la puissance de calcul des processeurs de signal numériques. Elle est en effet plus précise que les traditionnels Mips ou millions d’instructions par seconde qui ne ...; Créé le 30 novembre -0001
65. Mode noyau/Mode utilisateur: (Lexique); Tous les processeurs présentent deux modes d’exécution : le mode noyau (ou superviseur), dans lequel on peut exécuter tout type d’instruction, et le mode utilisateur, dans lequel l’accès ...; Créé le 30 novembre -0001
66. Numa ou ccNuma: (Lexique); ... La mémoire y est physiquement distribuée, mais logiquement partagée, ce qui permet de garder l’apparence d’une mémoire unique pour le programme tout en dépassant la limite des 32 processeurs ...; Créé le 30 novembre -0001
67. PMC: (Lexique); ... PCI Mezzanine Card. PMC a connu une première variation avec la spécification PrPMC (Processor PMC), ratifiée Vita 32 et conçue pour les modules processeurs. Le standard Vita 39 permet aux cartes PMC et ...; Créé le 30 novembre -0001
68. SMP: (Lexique); Symmetric Multi-Processing. Se dit des calculateurs où les traitements sont distribués sur plusieurs processeurs se partageant la même mémoire, le même système d’exploitation et les mêmes entrées-sorties. ...; Créé le 30 novembre -0001
69. Von Neumann: (Lexique); Mathématicien américain d’origine hongroise ayant donné son nom à une architecture de traitement du signal numérique couramment répandue dans les microprocesseurs et les microcontrôleurs. Cette architecture ...; Créé le 30 novembre -0001
70. BDM: (Lexique); Background Debug Mode. Nom de l’interface de la technologie de débogage intégrée par Motorola sur ses microprocesseurs. Les interfaces de ce type, regroupées sous le nom de OCD (On-Chip Debugging), ...; Créé le 30 novembre -0001