Couverture ElectroniqueS n°127

L'américain échantillonnera en fin d'année ses premiers circuits logiques programmables bénéficiant de la technologie FinFET 16nm de TSMC, et aussi de multiples innovations architecturales. Une génération d'avance , c'est ce que Xilinx entend conserver en annonçant sa future génération de FPGA fabriqués en technologie Fin-FET 16 nm par TSMC. Il est toujours périlleux de vérifier ce genre d'allégations: si Xilinx et Altera fournissent aujourd'hui tous deux des FPGA en 20 nm, il semble toutefois que le premier, en annonçant l'échantillonnage de ces UltraScale+ pour la fin de l'année 2015 avec, dès le second trimestre, un accès restreint aux outils de conception et aux premiers prototypes, garde effectivement la main sur son éternel concurrent, engagé lui auprès d'Intel pour la fabrication de ses circuits logiques programmables en transistors tridimensionnels 14 nm (ie de génération comparable, les tailles des géométries de gravure annoncées relevant désormais davantage de la profession de foi marketing que de la précision scientifique). « En termes de puissance de calcul par watt consommé, la technologie Fin-FET 16nm s'avère environ deux fois plus performante que la technologie Cmos planaire 28nm », estime Giles Peckham, responsable marketing pour Xilinx en Europe. Quant au surcoût induit par la technologie FinFET, Giles Peckham pense que « d'une part, l'option proposée par TSMC s'avère moins onéreuse que d'autres disponibles sur le marché, d'autre part, le surcoût est largement compensé par l'intégration supérieure et la consommation réduite permises par ce process ». Comme toujours, le changement de technologie de fabrication n'est qu'un des aspects permettant la montée en performances de ces circuits. L'américain a d'ailleurs ajouté plusieurs raffinements à cette nouvelle génération de FPGA. Dans la génération UltraScale+, les Zynq embarqueront quatre cœurs 64 bits Cortex-A53 pour les tâches exigeantes et deux cœurs 32 bits Cortex-R5 pour le traitement en temps réel. Des blocs Ram étendus et des interconnexions optimisées GILES PECKHAM, responsable marketing pour Xilinx en Europe “ Le Cmos planaire 28 nm demeure une très bonne technologie lorsque les performances demandées restent modestes, mais pour le reste, la technologie FinFET 16 nm offre une puissance incontournable. Comprenant des mises à jour des familles Kintex, Virtex et Zynq, ces UlstraScale+ bénéficient en premier lieu d'une nouvelle architecture mémoire basée sur des blocs dits UltraRAM huit fois plus gros que les traditionnels blocs de Ram utilisés jusqu'ici. « Pour de nombreuses fonctions comme la gestion de paquets IP ou la mise en tampon de flux vidéo, ces gros blocs sont bien plus effi-caces que de cascader des blocs Ram plus petits », explique Giles Peckham. Ils offrent en outre des performances et une latence pré-visibles, et peuvent être étendus jusqu'à une capacité de 432 Mbit. Deuxième innovation des UltraScale+ : la technologie SmartConnect, qui comme son nom l'indique permet d'optimiser en bande passante et en latence les interconnexions entre les différentes parties de la puce avec, à la clé, un gain de 20 à 30% en termes de surface de silicium, de performances et de puissance consommée selon Xilinx. Elle facilite pour cela l'arbitrage entre différentes méthodes de liaison de blocs de propriété intellectuelle afin de choisir dans chaque cas celle qui convient le mieux à l'application (mise en paquets, matrice, cellules d'arbitrage, connexion directe, etc.). Smart-Connect comprend à la fois des blocs d'IP de connexion spécifiques et des outils logiciels. En outre, le haut du panier des UltraScale+ inaugure l'assemblage 3D de puces elles-mêmes constituées de transistors FinFET tridimensionnels. Ces empilages de puce, qui en sont à leur troisième génération chez Xilinx, permettent d'obtenir des densités inédites pour les applications les plus gourmandes – et aussi d'augmenter sensiblement les rendements en production, étant donné qu'il est plus facile d'assembler des puces de dimensions classiques que de produire des puces géantes avec de bons rendements. Enfin, les systèmes sur une puce Zynq UltraScale+ tireront profit d'architectures hétérogènes mettant en scène des cœurs 64 bits Cortex-A53 (remplaçant les précédents Cortex-A9) pour les tâches lourdes et des Cortex-R5 pour le traitement en temps réel, ainsi que des moteurs graphiques Mali-400MP. Parmi les autres nouveautés de la génération 16 nm, on notera par exemple des interfaces DRam DDR4 portées à 2 666 Mbit/s (contre 2 400 Mbit/s en 20 nm), l'ajout d'une interface physique MIPI ou encore des liaisons PCI Express Gen4. En cumulant toutes ces avancées, Xilinx évoque un rapport performances/Watt multiplié par cinq entre des Zynq-7000 actuels et des Zynq UltraScale+ sur plusieurs applications typiques (transcodage 1080p –4K, émission radio, aide à la conduite automobile).

Les FPGA de Xilinx passent au 16nm

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les FPGA de Xilinx passent au 16nm

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure