Electroniques.biz
Divers > ElectroniqueS n°29

Infrastructure De Conception De Circuits Intégrés 3d

Rédigé par  dimanche, 01 juillet 2012 00:00
Infrastructure De Conception De Circuits Intégrés 3d

L'éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

16 février 2020
14 février 2020
13 février 2020
12 février 2020
11 février 2020
10 février 2020

Composants
Barrette de diode laser pulsée de haute puissance Adaptées pour des conditions d’utilisation critiques grâce à leur dissipation thermique et une [...]
Pour communiquer sur vos produits,
al.rouaud@electroniques.biz - 01.53.90.17.15
Pour toute question, merci de nous contacter
24/02/2020 - 27/02/2020
MWC Barcelona 2020
25/02/2020 - 27/02/2020
Embedded World
12/03/2020 - 14/03/2020
ExpoDental
17/03/2020 - 18/03/2020
Naidex 2020
31/03/2020 - 02/04/2020
Passenger Terminal Expo