Electroniques.biz
Divers > ElectroniqueS n°29

Infrastructure De Conception De Circuits Intégrés 3d

Rédigé par  dimanche, 01 juillet 2012 00:00
Infrastructure De Conception De Circuits Intégrés 3d

L'éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

18 septembre 2019
17 septembre 2019
16 septembre 2019
15 septembre 2019
13 septembre 2019

Composants
Barrette de diode laser pulsée de haute puissance Adaptées pour des conditions d’utilisation critiques grâce à leur dissipation thermique et une [...]
Pour communiquer sur vos produits,
alrouaud@newscoregie.fr - 01 75 60 28 61

Sondage express

Technologies émergentes
Parmi ces applications émergentes pour l'électronique, quelle est celle que vous estimez être la plus prometteuse pour l'électronique française ?
Pour toute question, merci de nous contacter
24/09/2019 - 26/09/2019
Forum de l’électronique
24/09/2019 - 26/09/2019
SAE AeroTech
24/09/2019 - 26/09/2019
Measurement World
29/09/2019 - 04/10/2019
European Microwave Week
02/10/2019 - 03/10/2019
Intelligent Building Systems (IBS)
02/10/2019 - 03/10/2019
Smart City + Smart Grid
11/10/2019 -
Sport Santé Bien-être
12/11/2019 - 15/11/2019
Productronica
12/11/2019 - 15/11/2019
Semicon Europa
18/11/2019 -
Medica 2019