Infrastructure De Conception De Circuits Intégrés 3d

Le 01/07/2012 à 0:00 par La rédaction

L’éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

Copy link
Powered by Social Snap