Andes Technology vient de présenter les processeurs multicoeurs 32 bits A25MP et 64 bits AX25MP basés sur le jeu d'instructions open source RISC-V et agrémentés d'instructions DSP additionnelles - une première dans l'industrie selon le taïwanais. Ces coeurs disponibles sous forme d'IP s'adressent à des applications exigeantes telles que l'intelligence artificielle ou la conduite automobile assistée. Comprenant de un à quatre coeurs, les A25MP et AX25MP bénéficient en outre d'un bloc matériel assurant la cohérence de la mémoire cache de niveau un et des entrées-sorties sur les bus de données, et la gestion d'un second niveau de cache optionnel. Ils peuvent être cadencés à plus de 1GHz en technologie 28nm.
Andes ajoute des extension DSP aux architectures RISC-V multicoeurs
Rédigé par Frédéric Rémond vendredi, 15 mars 2019 11:26-
Taille de police
Réduire la taille de la police
Augmenter la taille de police
- Imprimer
Le taïwanais ajoute à son catalogue des coeurs 32 et 64 bits RISC-V agrémentés d'instructions DSP et d'une gestion matérielle de la cohérence de mémoire cache.
Mots clés
ElectroniqueS en direct
22 janvier 2021
14:32 -
14:03 -
10:37 -
21 janvier 2021
15:29 -
12:41 -
20 janvier 2021
14:31 -
19 janvier 2021
14:53 -
14:26 -
11:15 -
10:34 -
18 janvier 2021
15:38 -
