L’organisme de normalisation Accelera vient de publier un document décrivant l’ensemble des bonnes pratiques de développement de blocs d’IP de vérification (VIP, Verification Intellectual Property). L’objectif: améliorer l’interopérabilité entre les différentes méthodes de test utilisées sur le terrain et une meilleure réutilisation des blocs d’IP de vérification. Le guide détaille ainsi comment utiliser des composants VIP développés en System Verilog et basés sur les méthodologies OVM (Open Verification Methodology) ou VMM (verification Methdology Manual). On y trouve notamment des librairies de références, utilisables dans les deux méthodologies, et des règles de développement d’environnements de vérification, interopérables, au niveau système.
Dans la même rubrique
Le 29/03/2024 à 7:37 par Arnaud Pavlik
Arrow et Infineon présentent une conception de référence USB PD3.1 de 240 Watts
Arrow Electronics et Infineon Technologies mettent sous la lumière des projecteurs une carte de référence 240W USB Power Delivery (PD)…
Le 27/03/2024 à 10:05 par Frédéric Rémond
Recom met ses convertisseurs DC-DC en boîtier QFN
La compacité est le trait principal des modules de conversion DC-DC RPZ de Recom. La taille de ces boîtiers à…
Le 27/03/2024 à 8:10 par Frédéric Rémond
Des cartes pour les Xeon Ice Lake chez congatec
Les derniers processeurs Xeon D (Ice Lake) d'Intel sont désormais disponibles sous la forme de modules COM-HPC adaptés à des…
Le 20/03/2024 à 8:11 par Arnaud Pavlik
Arrow Electronics simplifie le développement de l’IA avec la carte FPGA CYC5000
Arrow Electronics entend simplifier le développement de l’IA (intelligence artificielle) avec la carte à FPGA (field-programmable gate array) CYC5000, d’un…